HBM 4，开卷

HBM已经成为内存行业关注的焦点。

在过去两年几大厂商普遍亏损的情况下，只有HBM市场不断上涨，成为少数能够获得的业绩，尤其是像海力士这样拥有H100HBM供应权的厂商，成为AI浪潮中最赚钱的厂商之一。

尽管距离第一款HBMM还很远。 3E只发布了一年左右，但各大厂商都把HBM4提上了日程，尤其是两家韩国工厂——SK海力士和三星，他们正在围绕下一代HBM4内存半导体的量产时间进行激烈的竞争。

两家公司计划在十月和十一月完成基本设计，并进入量产阶段，即所谓的“流片”（Tape Out），这个阶段也意味着内存芯片已经具备了完整的功能。两家公司都在等英伟达。 Rubin 的 AI HBM芯片供应 进而在未来的市场中占据主动权。

是否继续保持SK海力士的主导优势？还是三星重振了雄风？

路线之争

先来简单了解一下HBM。 与HBM3E相比，4的技术规格提供了双通道宽度，即2048位对1024位，数据传输速度和性能都有了显著提高。HBM3E堆叠了12个DRAM芯片，支持24GB和32GB的容量，而HBM4可以堆叠16个DRAM芯片，支持64GB容量。

根据 JEDEC HBM4的说法 这些特性对于需要高效管理大型数据和复杂计算的应用(如生成式人工智能、高性能计算、高端显卡和服务器)非常重要，以提高数据处理率，同时保持更高的带宽、更低的功耗和更多的单个芯片或堆栈容量。

根据 JEDEC 初步规格，和 HBM3 HBM4与HBM4相比 预估 “每个堆栈的通道数量翻了一番”，说明应用率更高，性能明显提升。此外，值得注意的是，为了支持设备兼容性，新标准保证了单个控制器可以同时支持。 HBM3 和 HBM4。

JEDEC 指出，HBM4 将指定 24 Gb 和 32 Gb 层，支持从 4 hi到 16 hi的 TSV 堆叠。委员会已经初步同意最高。 6.4 Gbps 速度，并且正在讨论更高的频率。

有趣的是，JEDEC 没有明确表示 HBM4 怎样将存储器和逻辑半导体集成到单一封装中，这是业界急于解决的主要挑战之一。

图源英伟达

我们之前讨论过，HBM每一代的标准本质上都是技术路线之争。谁的标准被采纳，谁就能在市场上获得领先水平。因此，海力士、三星和美光围绕标准展开了激烈的对抗。

作为韩厂，海力士和三星最初都有把标准化为自己使用的目的：SK海力士当时研究 HBM 与逻辑Cpu直接连接的概念，涉及内存和逻辑厂商共同设计芯片，然后由台积电等晶圆代工厂生产，三星也是如此，因为它同时具有晶圆代工和封装业务，在这方面显然有更多的优势。

那时美光并不打算把它放进去 HBM 与逻辑芯片融为一体，当时它想宣传的是，每个人都可以通过逻辑芯片来宣传。 HBM-GPU 这种组合芯片可以获得更快的内存访问速度，但独立依赖某个芯片意味着更大的风险，即韩厂的标准无法实现。

此前，美国媒体声称，随着机器学习训练模式的增加和训练时间的延长，通过加快内存访问速度，提高每一个 GPU 为了缩短运行时间，内存空间的压力也会增加，而为了获得锁定的内存空间。 HBM-GPU 组合ic设计(尽管速度和容量更好)放弃了标准化 DRAM 竞争性供给优势，也许不是正确的前进方式。

然而，韩国媒体的论调恰恰相反。多年来，韩国的非内存半导体一直难以成为气候。现在HBM带来了千载难逢的机会，不容错过。他们说除了定制的DRAM之外， 除了代工之外，也许还会有更大的世界，甚至像英伟达这样的巨头也将不得不在三星和三星。 SK 设计海力士制造的板材。

当然，现在看来，拥有技术和市场的韩国工厂，总有一天会把自己的路线变成HBM4的实际标准。当时美光推HMC，最初的意图是在数据中心内存上占据领先地位，走出传统的半导体周期，但最终还是失败了。现在很清楚海力士推定制内存的影响，试图阻止，但是已经落后了。恐怕只能吃点废气了。

两大韩厂，强强对决

今年8 月 19 日，SK 在首尔举行的“海力士副总裁柳成洙”SK 利川论坛 “2024”。柳成洙在论坛的第二次会议上宣布 SK 海力士雄心勃勃的战略，即开发一种与现在相比的性能。 HBM 高出 30 倍的商品。

柳成洙说：“我们的目标是发展性能比现在更好。 HBM 提升 20 到 30 商品的两倍，关键是推出差异化产品。他强调，公司致力于面对先进的执行力。 AI 应对大众市场的内存解决方案。这个策略尤为重要，因为它在 AI 随着技术的不断发展，对高性能内存的需求不断增加。

柳成洙强调，SK Hynix 的 HBM 尤其是七大科技巨头(M7)受到全球公司的高度重视，其中包括苹果、微软、谷歌 Alphabet、亚马逊、Nvidia、Meta 以及特斯拉等科技巨头。Ryu 透露:“七大科技巨头(M7)的所有成员，即美国大型科技公司，都与我们协商过，需要提供定制的。 HBM 解决方案。”

副总裁还分享了他个人对满足这些需求的承诺。他指出:“我整个周末都在不停地和 M7 公司沟通。我们正在努力确保这些资源，因为我们内部需要大量的工程资源来满足他们的要求。”这种奉献体现了 SK Hynix 保持其在 HBM 市场领先水平的决心。

他还表示，SK 海力士需要自己定义内存规格，而不是跟随其他公司。他总结道:“我们应该建立自己的(内存半导体)规格，而不是跟随特定的公司。” HBM 模式的重要转折点，定制产品的需求不断增加。抓住这些机会，继续发展内存业务。

然而，HBM4涉及到更先进的逻辑芯片，海力士在这方面的选择并不擅长与台积电携手。台积电作为世界上最大的晶圆代工厂，也是M7的供应商。自然，很容易知道用户的需求，做出类似的产品。

今年早些时候，台积电和 SK 所谓的海力士成立了 AI 半导体联盟将在“一个团队战略”的原则下，结合两家公司在各自领域的优势，协调双方的战略。然后双方宣布合作开发HBM4基础芯片，台积电决定使用其12FFC 帮助海力士生产HBM4芯片(12nm级)和N5(5nm级)生产工艺。

图源海力士

台积电的 N5 该过程可以实现更多的整合逻辑和功能，从相互间隔开始。 9 μm到 6 μm，对电影的集成尤为重要。12FFC 过程来源于台积电 16nm FinFET 技术，将能生产出具有成本效率的基片，利用硅中介层将内存连接到主机Cpu。

特别是CoWoS-L和CoWoS-L，台积电仍在提高其封装技术。 CoWoS-R，以支持 HBM4 集成。这是一种先进的封装方法，可以构建8个光罩尺寸的中介层，并且便于组装。 12 个 HBM4 内存堆栈。新中介层将有多达八层，以确保高效走线超过八层。 2,000 在保持适当的信号完整性的同时，进行互连。按照台积电的ppt，到目前为止，实验性的ppt HBM4 已经实现了内存堆栈 14mA 时 6 GT/s 数据传输速率。

“我们还针对台积电代表表示：” HBM4 改善了 CoWoS-L 和 CoWoS-R。CoWoS-L 和 CoWoS-R 全部使用超过八层，使用 HBM4 能够以 [适当的] 超越了信号完整性路由 2,000 个互连。我们与 Cadence、Synopsys 和 Ansys 等 EDA 合作伙伴合作，认证 HBM4 通道信号的完整性，IR/EM 和热精度。”

但值得注意的是，尽管引进了台积电的先进工艺和封装，但海力士HBM4芯片中的DRAM仍然采用了第五代10nm即1b的工艺，而SK 海力士有望在这里 2025 年年底量产 12 层 HBM4。

同时，三星作为一家具有晶圆代工、存储器、封装等能力的IDM公司，也在积极推动HBM定制化。 AI解决方案。

2024年7月，三星电子内存部新业务策划组长崔章锡在“三星代工论坛”上表示，公司准备为HBM4开发各种定制的HBM内存产品，并宣布与AMD一起开发。、大客户如苹果开始合作。

崔章锡指出，HBM体系结构正在发生深刻的变化，许多客户已经从通用HBM转变为定制产品。三星电子认为，定制HBM将在HBM4中实现。

三星的计划是，以 HBM4 为契机扭转 HBM 三星在比赛中同时拥有系统的缺点。 LSI 部门和代工部门，两个部门在内部通力合作，可以从 HBM4 基本芯片的初始设计开始提高性能，而且因为英伟达等厂家希望将包括代工和封装在内的全过程委托给一家公司，与海力士和台积电合作相比，三星所谓的“交钥匙(批量生产)”战略显然更具竞争力。

图源三星

三星在 7 它的设备解决方案大约在一个月左右。 (DS) 该部门建立了一个400人左右的新部门。 HBM 目前，开发团队已经存在 HBM4 在这方面取得了进展，目标是在今年年底之前完成产品的流片，这一举动也被视为其 2025 年底前大规模生产 12 层 HBM4 商品奠定了基石。

据报道，三星现有的HBM3E采用7纳米工艺，但HBM4将绕过5-6纳米工艺，采用4纳米逻辑工艺，而内存芯片则比海力士更加激进，将采用 10nm 第六代 (1c) 新的DRAM产品。

由于三星打算存在 HBM4 使用核心芯片 1c DRAM，有关投资也将接踵而至。TrendForce 报告说，三星的 P4L 工厂将在 2025 2008年开始成为扩大内存空间的重要场所，DRAM 预计将安装设备 2025 从年中开始，1c 纳米 DRAM 大规模生产预计将于 2026 年开始。

现在，三星的HBM3E 仍然在与英伟达的认证过程中挣扎。TrendForce 指出，由于该公司渴望从中获得。 SK 在海力士手中获得更高的成绩 HBM 市场份额，它 1alpha(1α) 产能已为 HBM3e 预留。

未来是混合键合？

需要注意的是，JEDEC的HBM4标准并没有提到堆叠高度，原定于今年年初发布HBM4标准。然而，据报道，由于会员公司对堆叠高度有不同意见，该发布被推迟。据了解，JEDEC有意将限制高度从现有的720中提高。μm（μm）放宽至775μm，这是因为需要额外的空间来建造更多的层。

这也让 “混合键合”技术已经成为内存市场的焦点。这种混合键合技术，可以减少HBM的厚度，提高速度，被称为决定市场成败的关键技术。

根据韩国媒体的报道，SK海力士正在开发两种键合方式，预计明年将大规模生产HBM4，即现有的“MR-MUF”（Mass Reflow-Molded UnderFill）双轨方式与混合键合。

我们所说的键合是指半导体之间的粘合过程。HBM是通过堆叠DRAM制成的商品，MR-MUF首先要加热进行类似的焊接操作，然后在芯片之间加入粘稠的液体进行成形。与此同时，还进行了保护芯片的“封装”过程。DRAM通过称为“突点”(球形导电凸起)的材料连接到DRAM之间。但是，混合键合技术不需要在DRAM之间使用突点，而是直接连接DRAM。该技术不仅可以大大降低HBM厚度，而且可以缩短DRAM之间的距离，从而加速数据传输。由于这种方法在填补传统键合方法的弱点方面表现出色，已经引起了主要客户的高度重视。

一位半导体行业人士表示，“SK海力士可能会继续在HBM4的16层产品上使用MR-MUF，因为混合键合技术比较困难，但预计混合键合技术将从明年开始引入。”

特别是国际半导体标准化组织（JEDEC）最近，HBM4的标准厚度从原来的720μm（㎛）放宽至775μm。也就是说，内存企业可以通过现有的键合方式实现HBM4，预计未来一段时间，MR-MUF和混合键合将共存发展。

不过，更值得注意的是，三星电子试图颠覆HBM市场的趋势。据报道，三星电子在HBM4中获得混合键合的成功是非常有决心的。另一位业内人士表示，“如果很难实现混合键合技术，三星电子可能会从现有的‘TC-NCF将热压缩非导电膜转换为MR-MUF，但是现在更容易看重混合和键合。目前，三星电子通过TC-NCF制造HBM，并在芯片之间加入薄薄的非导电膜。（NCF）然后进行热压缩。但是，到目前为止，从商品的完整性和生产效率来看，这种方法还不如MR-MUF有竞争力。

近日，美国科罗拉多州丹佛举行的三星电子电子电子电子技术大会（ECTC）论文已经发表，16层以上的HBM产品需要强调混合键合技术。虽然JEDEC放宽了厚度标准，但三星电子仍然希望在竞争对手之前成功实现混合键合，以确保市场领先水平。如果未来推出24层、32层等更高级的产品，混合键合将成为必备技术。

这一趋势有望促进三星电子追逐的SK海力士加快混合键合技术的发展。本月初，SK集团董事长崔泰源访问了SK海力士总部，并向员工传达了“明年提前实现第六代HBM商业化”的信息。业内人士认为，这也包含了混合键合技术的相关内容。事实上，SK海力士的高层人士经常在公共场所提到混合键合封装技术。

据报道，美光也在重点研究HBM4的混合键合技术。但业界预测，其技术成熟度相对落后于三星电子和SK海力士。业内人士表示:“美光科技有望在未来一段时间内正常使用当前的TC-NCF模式。”

写在最后

目前，HBM市场已形成“一超一强一平”的局面。

海力士技术水平最强。作为英伟达最重要的供应商，它拥有主导地位。虽然三星尽了最大努力，但在HBM3和3E的英伟达认证中并没有取得令人满意的成绩。HBM4不应该丢失。虽然美光已经将HBM出货给英伟达，但市场份额太小，对HBM标准影响不大。很难在短时间内对两家韩国工厂构成实质性威胁。

当HBM4到来时，行业可能会迎来一场更加激烈的战争，其中胜者，有望真正主宰未来十年的DRAM市场。

本文来自微信公众号“半导体行业观察”（ID：icbank），作者：邵逸琦，36氪经授权发布。

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com