逆境催生的韬（τ）定律：华为381款量产芯片背后的十年求索
1965年，仙童半导体的研发总监戈登·摩尔在办公室为行业杂志撰写预测稿件，梳理集成电路行业的发展趋势时，随手画出了一条影响后世的曲线：集成电路上可容纳的晶体管数量，每18到24个月就会翻一倍。
摩尔将这个观察写成了一篇只有四页的短文，标题朴实无华——《在集成电路中塞进更多元件》，既没有复杂的数学公式，也没有严谨的物理推导，更偏向一位资深工程师的经验总结。
那时的摩尔大概不会想到，这条随手绘制的曲线，会主导全球万亿美元半导体产业超过六十年的发展节奏。
从微米工艺一路走到埃米时代，从90nm、45nm、14nm不断向前迭代，半导体工艺升级的核心，一直都是空间维度的几何缩微：晶体管栅极做得越窄，单位芯片面积能容纳的晶体管就越多，芯片整体性能也就越强。
这套逻辑简单直接又行之有效，“摩尔定律”也因此刻进了硅谷的发展基因，成为全球半导体行业共同的信仰。
走过五十多年，这条延续了半个多世纪的增长曲线，逐渐走到了瓶颈。
首先是物理极限的封锁：当栅极尺寸压缩到几纳米级别，量子隧穿电流会呈指数增长，栅极对沟道的控制能力急剧下降，漏电和性能变异成为无法绕过的难题。
紧接着是成本门槛的挤压：28nm被称为摩尔定律的“甜蜜节点”，在此之后每一代工艺升级都需要EUV光刻机、多次图形曝光技术，光罩成本翻倍，生产线投资指数级上升，单个晶体管的成本下降速度大幅放缓，甚至开始反向上涨。
曾经精准走时的摩尔定律时钟，就这样逐渐慢了下来。
2026年5月25日，IEEE国际电路与系统研讨会在上海召开，华为半导体业务部总裁何庭波走上讲台。台下坐满了全球半导体领域的核心从业者，有IEEE Fellow、顶会学者，也有各大IDM和芯片设计公司的掌门人。通常这类场合都会发布一款全新芯片，但何庭波这次带来的，是一套全新的行业发展规律。
当“韬（τ）定律”四个字出现在现场的投影幕布上，整个会场先是安静了两秒，紧接着响起了密集的快门声。
在半导体六十多年的发展历史上，能被称为“定律”的成果屈指可数：摩尔定律、登纳德缩放定律、黄氏定律，每一个都曾定义过整个产业的前进方向。而如今，登纳德缩放定律早在2006年前后就已经失效，整个行业在“后摩尔时代”的十字路口已经徘徊了太久。在这样的节点，一家中国企业站出来，给出了属于自己的破局答案。
“以‘时间缩微’替代‘几何缩微’。”何庭波用这句话，定下了整个演讲的核心基调。
从空间密度竞赛，转向时间效率战场
“韬（τ）定律”的核心表述非常清晰：用“时间（τ）缩微”替代传统的“几何缩微”，作为半导体以及电子系统发展升级的新指导原则。
在物理学中，τ是时间常数的标准符号；而在数字电路领域，信号传播的延迟由RC常数也就是电阻乘以电容决定。换句话说，决定芯片运行速度的，从来不只是芯片里能塞进多少晶体管，更是信号在芯片内部传输得有多快。
用城市交通来打比方就很好理解：
传统的“几何缩微”，相当于不断压缩道路和建筑的宽度，只为了在固定面积里塞进更多人口。这条路走到最后，只会越来越窄，建筑越来越密，提升的边际效益越来越低。
而“时间缩微”换了一个完全不同的思路：不需要盲目扩大城市规模，只需要重新规划城市路网，修建立交枢纽，把原本绕远的关键路线拉直，让车辆跑的更快，最终单位时间能完成的运输量一样可以大幅提升。
本质上来说，韬定律把芯片性能的竞赛，从“拼容纳数量”的空间密度维度，拓展到了“拼运行速度”的时间效率维度。当空间维度的扩张走到尽头，华为选择向时间要性能、要答案。
落实这一思路的核心技术，是华为提出的“逻辑折叠（Logic Folding）”技术。
传统芯片设计有一个根深蒂固的惯性：逻辑单元之间的金属互连，一直都被限制在接近二维的平面内绕线，哪怕晶体管本身已经进入三维时代，内部走线还是只能在平面里绕路。如果一条核心信号路径绕得太远，RC延迟就会成为拖慢整颗芯片性能的短板。
而“逻辑折叠”做的事情，就是把原本铺在平面上的关键逻辑路径“折叠”起来，通过垂直堆叠大幅缩短走线长度。
举个很直观的例子：在单层大仓库里找货，你需要横穿几百米才能拿到目标商品；如果改成多层货架，只需要上下移动几层就能拿到，动线直接缩短了好几倍。
逻辑折叠本质上就是对芯片内部的逻辑单元做三维重组，压缩信号传输的物理路径，让RC延迟大幅下降。何庭波在演讲中特别提到，最新的“麒麟2026”手机芯片就是这项技术的第一次完整落地，它基于“自由逻辑”设计理念，将逻辑层从单层扩展到了双层，标志着逻辑折叠已经从实验室论文变成了可以量产落地、装进手机的实用技术。
这里需要特别厘清：逻辑折叠和市面上常说的3D封装，完全不是一回事。
台积电的3DFabric平台包含SoIC、CoWoS等方案，解决的是“不同芯片之间”的互连问题：把计算芯片、HBM内存等不同功能的芯片粒垂直堆叠，缩短的是芯片与芯片之间的传输路径。目前SoIC的互连间距已经从6微米推进到4.5微米，面对面堆叠的信号密度可以达到每平方毫米14000个，这是封装层面的优秀成果。
但逻辑折叠的战场不在封装层面，而是在芯片内部的逻辑设计层面。
如果说3D封装是“把盖好的楼一层层叠起来”，逻辑折叠就是“把房间本身重新设计成跃层结构”：前者是物理层面的整合，后者是设计层面的重构。
二者不仅不冲突，还可以互补配合：逻辑折叠需要全新的EDA工具支撑，从标准单元库的三维表征到时序分析的底层重构，才能完成设计层面的折叠；而最终的物理实现，依然需要先进封装技术来完成堆叠，可以说逻辑折叠是设计层面的3D化，3D封装是物理层面的3D化。
381款量产芯片验证，达成1.4nm同等效能
一个行业定律有没有生命力，从来不是看PPT做得多漂亮，而是要看能不能经得起量产的实际检验。
何庭波在演讲中，从容抛出了一个数据：过去六年，华为基于韬定律成功设计并量产了381款芯片，覆盖手机SoC、AI加速器、基带、射频、电源管理、车载芯片等全产品线。
381款这个数字背后的含义是：在韬定律这个名字对外公布之前的六年里，它已经是华为内部芯片研发的隐形主线，贯穿了数百款产品的完整研发流程。这不是实验室里的学术探索，而是经过六年研发、数百次流片、无数次良率爬坡打磨出来的成熟工程方案。
只靠逻辑折叠一项技术，还没办法系统性降低整个系统的τ值。为此华为搭建了一整套多层级协同优化体系，从四个层面同时推进升级：
第一是器件层面，从原子级开始优化：改良晶体管和互连材料的电阻与寄生电容，从源漏接触电阻、沟道迁移率，到low-K介质、互连金属从铝到铜再到钴、钌的迭代升级，哪怕只是器件层面一个百分点的改进，经过电路、芯片、系统的层层放大，最终就能带来系统级十几个百分点的性能收益。
第二是电路层面，这是逻辑折叠的核心战场：突破传统平面布局的物理限制，缩短关键路径的走线长度，降低信号传播的阻容负载，直接提升晶体管密度和电路整体性能，是整个优化体系的动力核心。
第三是芯片层面，推进“软件-架构-芯片”全栈协同：根据实际工作负载对指令流和数据流做细粒度调度，提升系统级的并行效率，缩短端到端任务的完成时间。这一点也说明，韬定律不是纯靠硬件压榨性能的笨办法，而是软硬结合的系统化工程。
第四是系统层面，华为定义了名为“灵衢总线”的全新计算互联协议，实现超节点范围的统一内存编址和原生内存语义，把多芯片之间的通信时延降到了最低。从原子级优化到电路设计，从单芯片到多芯片系统，每一个层级都在为降低τ这个核心目标服务。
随后华为抛出了一个更让人期待的预测：按照当前的发展节奏，到2031年，基于韬定律设计的高端芯片，晶体管密度就能达到1.4纳米制程的同等水平。
“同等水平”这四个字，值得反复品味。
它意味着，哪怕在物理工艺节点受到限制的现实情况下，通过“时间缩微”的技术路径，依然可以在有效性能和密度上，追赶最前沿制程的水平。
这其实回答了一个中国半导体行业绕不开的问题：如果拿不到最先进的光刻机、如果物理特征尺寸的缩微被卡住，我们还能不能造出性能和最先进制程相当的芯片？
华为现在给出的答案是：能，只是换了一条技术路径。
破局：后摩尔时代的第三条路径
把韬定律放在2026年全球半导体的格局里看，三家龙头企业走出了三条完全不同的破局路线，三足鼎立的格局非常清晰。
英特尔选择的是“器件创新”路线：用RibbonFET全环绕栅极替代传统FinFET，用PowerVia背面供电把电源网络从芯片正面移到背面，在18A工艺上冲刺性能和能效，这条路本质上还是在几何缩微的原有赛道上继续冲刺，是对摩尔定律的延续。
台积电选择的是“封装革命”路线：通过3DFabric平台把不同工艺节点的Chiplet在封装内做高密度互连，支持5.5倍光罩尺寸的CoWoS已经实现量产，更激进的方案还在研发当中。根据行业预测，2.5D/3D先进封装市场到2030年规模将接近350亿美元，这是物理堆叠的集成范式，尽可能把更多功能模块堆叠在一起提升性能。
而华为的韬定律，走出了第三条路：“设计重构”路线。
它并不排斥器件创新和先进封装，逻辑折叠本身就需要先进器件和3D封装作为技术基础，但它的核心突破在于，从设计范式而非制造工艺的维度，重新定义了芯片性能增长的核心动力。
我们不能忽略这个背景：提出这一定律的华为，长期受到先进制程供应的限制，某种意义上来说，这就是一条被逼出来的创新路径。
当原本的前进道路被封锁，华为只能直面那个最根本的问题：除了把晶体管越做越小，芯片性能增长还有没有别的可能？381款量产芯片、六年的沉默研发、不计其数的投入，都是华为为这个问题交出的答卷。
何庭波在演讲的结尾说道：“未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在韬（τ）定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”
从2026年到2035年，华为计划把逻辑折叠从双层推进到全面折叠，甚至拓展到更多层，这依然是一场以十年为单位的长跑。
一个旧时代的谢幕，往往就是新范式的序章。六十一年前，摩尔在仙童半导体的办公室随手画出的那条指数曲线，定义了过去六十多年半导体行业进步的标准。
过去六十年，整个行业都相信“更多晶体管就是更强性能”，而当物理极限和成本门槛同时挡住去路，原本的单行道终于分出了岔路：英特尔选择在原有路线正面突破，台积电选择通过物理堆叠集成，华为则在“时间”这个曾经被忽略的维度里，开辟了一片全新的领地。
今天，这份来自东方的技术方案告诉整个行业：当空间维度的扩张走到尽头，向时间要答案，或许就是开启下一段航程的可行道路。
这个答案能不能支撑半导体行业走过下一个六十年？时间——也就是被华为写进定律名字的常数τ，会给出最终的答案。
免责声明:本文基于已公开的资料信息或受访人提供的信息撰写，但解码Decode及文章作者不保证该等信息资料的完整性、准确性。在任何情况下， 本文中的信息或所表述的意见均不构成对任何人的投资建议。
本文来自微信公众号“解码NewSight”，作者：袁喜乐，36氪经授权发布。
本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。
免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com