怎么读懂华为提出的韬定律与时间扩展定律

本文来自微信公众号： 未尽研究 ，作者：未尽研究

在累计6年量产381款芯片之后，华为在ISCAS 2026也就是IEEE国际电路与系统研讨会上，正式对外发布了“韬（τ）定律”以及对应的“时间扩展理论”，这套全新理论想要为后摩尔时代的半导体产业，提供一套全新的发展解释框架与技术发展方向。

5月25日，华为ITMT也就是集成技术管理团队的主任，同时兼任半导体业务部总裁的何庭波明确提出，往后半导体和电子系统发展的新核心方向，应该用“时间（τ）缩微”取代过去大家熟悉的“几何缩微”。

这里用到的τ（韬），原本是电子学里用来描述信号传播延迟的时间常数。在传统的芯片设计流程中，这个参数一直只和时序优化、互连延迟、数据路径压缩这类局部问题相关。在过去整个半导体产业的发展叙事里，τ从来都只是一个局部设计指标，没有被当作整个系统演进的核心方向。行业这么多年来，更习惯用“纳米数”也就是晶体管尺寸来衡量芯片性能的进步。

但这次华为提出新观点：摩尔时代衡量芯片发展价值的真正标尺，其实不是空间维度，而是时间维度。因为芯片的核心作用，从来都不是在单位面积里塞进多少个晶体管，而是要在单位时间里完成更多信号传输与状态更新。

芯片信号从出发到抵达终点，要穿过大量逻辑门和互连线路。整条路径里延迟最高的那一段，也就是最长组合逻辑路径的延迟，直接决定了芯片能达到的最高运行频率。过去几十年里，整个行业不断缩小晶体管尺寸，本质目的其实是缩短信号的传播距离，以此减少信号传输的时间延迟。而传统的EDA工具还有物理设计方法，都是在“几何缩微”的思路指导下，在二维平面里做布局布线的优化，通过减少线路拥塞、缩短关键路径、优化寄生电阻电容，不断向时序极限靠近。

但这套发展范式现在已经快走到尽头了。在先进制程阶段，摩尔定律的边际收益一直在不断下滑。尤其是进入AI时代之后，算力增长和数据供给之间的矛盾被快速放大：算力按照芯片面积的N²规律扩张，但是I/O接口和带宽却受芯片边界限制，只能按照N的规律增长，增速远远跟不上计算单元的扩张速度。最终结果就是，算力规模涨得很快，但整个系统的数据供给能力没法同步提升，拖慢了整体性能。

为了解决这个问题，行业现在已经开始尝试，在原本X轴Y轴构成的二维平面之外，通过Z轴方向也就是垂直方向的技术和工艺创新，压缩关键路径的时间常数τ。不过目前主流的2.5D封装技术，本质上还是传统二维逻辑的延伸。它在X/Y轴还是要依赖先进制程，Z轴仍然用的是宏观尺度工艺，跨层连接的密度和平面连接差了5到6个数量级，更偏向于Chiplet模式下的异构集成，没有从根本上解决问题。

而华为这次想要实现的，是“逻辑本身的立体化”，也就是这次论文里提出的核心概念——逻辑折叠（Logic Folding）。这项技术是在标准单元层级对逻辑进行重构，把原本放在同一个平面的标准单元拆分到多个有源层，再通过超高密度混合键合实现垂直互联，本质上是重新搭建整个计算拓扑结构。

比起概念和理论本身，这项技术最大的难点其实是工艺和整个工程体系的协同，需要把EDA设计、制造工艺、封装技术、测试体系整个重构一遍。除此之外，华为也在器件层面探索降低τ的方法，主要是通过材料学突破硅材料的物理限制。

但现在摆在行业面前的现实限制是，全球半导体产业链已经形成了稳定的分工体系和路径依赖，各个环节都没有动力主动投入高风险的架构重构。毕竟现在先进制程还有红利可以吃，现有的2.5D工艺也还能满足需求，没人愿意冒风险改变现状。

在这样的行业背景下，华为凭借自身的垂直整合能力和生态地位，成为全球少数几家可以同时推进设计、工艺、系统协同优化的企业。而且过去几年外部环境的变化，也在客观上推动华为加速布局下一代技术路线。虽然华为在传统平面制程精度上还处于追赶阶段，但让Z轴垂直技术先于全球同行迈向下一代，是一条可行的创新路线。这条路不仅能释放现有成熟制程的性能潜力，也能缓解先进制程被“卡脖子”的难题。

实际上，过去六年的落地实践里，华为已经基于τ定律成功设计并量产了381款芯片，覆盖了各行各业的应用需求。其中计划在2026年秋季推出的新款麒麟芯片，会率先用上局部逻辑折叠技术，性能将得到大幅提升。按照规划，到2031年，基于这套技术体系的高端芯片，等效晶体管密度有望达到传统1.4nm制程的水平。

更关键的是，τ定律的影响不只是局限在单颗芯片内部，还延伸到了整个系统层面。不管是芯片之间、服务器之间还是数据中心之间，都需要同步压缩数据传输的时间和能耗，华为同步推进的统一总线UB-Mesh、Hi-ONE近封装光学、背面供电、近存计算这些技术，本质上都是沿着τ优化的思路发展。

从华为公布的技术路线图来看，2030年之前昇腾芯片还是以Chiplet和2.5D架构为主；2030年之后会逐步引入三维逻辑折叠技术；到2035年，AI硬件的集成度有望比现在提升一百倍以上，而τ优化会贯穿从芯片到整个系统的全层级。

未来半导体行业竞争的核心，可能不再是谁能把制程精度做到极限，而是谁能用最低的时间成本，组织起更大规模的计算资源。在这条全新的技术路线上，华为已经提前迈出了脚步。