国产RRAM闪耀ISSCC 2026：55nm成熟制程实现AI推理双重突破
当前AI推理场景（尤其是边缘端感知推理、LLM轻量化推理）规模化落地面临两大痛点：先进制程芯片研发成本高、周期长，难以低成本普及；传统冯·诺依曼架构受“存储墙”困扰，数据频繁搬运导致功耗高、延迟大，无法匹配AI推理高效需求。而睿科微电子深耕的ReRAM技术恰好破解此困局。ReRAM又称RRAM（阻变存储器），基于金属-绝缘体结构，通过电压调控介质层电阻状态实现数据存储，具备非易失性、高速读写、低功耗、高密度集成等优势，且工艺集成度高，规模化生产中成本优势显著。其独特阻变特性为人工智能、物联网、边缘计算等领域提供高性能存储解决方案，结构简洁、可扩展性强、与CMOS工艺高度融合，被视为下一代存储器理想选择，在智能芯片、可穿戴设备、自动驾驶等领域潜力巨大。作为我国纯自主布局的新型非易失性存储器，ReRAM兼具“存储与计算一体化”天然优势，可直接在存储单元内完成AI推理核心的矩阵乘法运算，从根源消除数据搬运损耗，搭配成熟制程，完美平衡“性能、成本、功耗”三大核心诉求，为睿科微电子以成熟制程挑战先进制程奠定基础。
此次亮相ISSCC 2026的两项纯国产技术成果（对应会议Session 7图像传感器与Session 31 AI加速器专题），LLM推理突破在人工智能领域应用价值突出，搭配边缘AI感知推理成果，以精准架构设计和卓越实测数据，印证成熟制程ReRAM的强大潜力，彰显睿科微电子在AI推理技术领域的创新实力。
突破一：3D堆叠破局，成熟制程ReRAM支撑LLM高效推理（以架构创新挑战先进制程）
针对LLM推理中“参数规模大、内存带宽紧张、外部访存延迟高”的核心痛点（当前人工智能产业规模化落地的关键瓶颈），睿科微电子联合香港科技大学等国内科研机构，推出55nm基于推测解码的LLM加速器，核心采用纯自主的凸点面对面ReRAM-on-Logic 3D堆叠技术，搭配全栈自主研发的算法优化，彻底击穿“内存墙”，为AI大模型推理提供低成本、高性能的国产化解决方案，以架构创新突破成熟制程局限，实现对先进制程性能的有效追赶。
该加速器的三大自主创新设计精准解决LLM推理痛点：其一，自主研发的局部旋转单元（LRU），通过分解式快速沃尔什-哈达玛变换（FWHT）消除激活异常值，支持W4A8高精度量化，在节省92.7%芯片面积的同时，实现3.82-3.93倍的推理速度提升；其二，ReRAM堆叠式近存计算（RS-PNM）架构，将4颗睿科ReRAM芯片垂直堆叠于逻辑芯片之上，4芯片系统可实现32MB片上存储与102.4GB/s极致带宽，足以将整个草稿语言模型（DLM）“冻结”在片内，彻底消除外部访存延迟，推理速度再提升1.1-1.46倍；其三，自适应并行推测解码（APSD）方案，搭配自主设计的workload解耦乱序调度器（WDOS），进一步提升1.1-1.29倍推理速度，降低10-14%草稿token拒绝率。
实测表现亮眼：55nm加速器逻辑芯片工作频率63.5-285MHz，峰值性能2.33TOPS，单颗ReRAM芯片功耗仅49.54mW；在LLaMA2-7B等主流模型上，解码吞吐量达14.08-135.69token/s，其中MT-Bench数据集上解码吞吐量为17.82token/s，能耗仅123.41mJ/token；对比传统高精度推理基线，速度提升4.46-7.17倍，能耗降低3.74-4.85倍，困惑度可与主流W8A16 LLM加速器媲美，优于同类4b及以下量化方案，充分证明55nm成熟制程ReRAM能承载LLM推理核心需求，彰显睿科微电子以成熟制程挑战先进制程的技术实力，为AI大模型轻量化、规模化部署提供核心支撑。
突破二：全模拟感知推理，55nm ReRAM实现边缘AI极致能效（边缘AI场景互补突破）
除LLM推理核心突破外，南方科技大学林龙扬团队、犀灵视觉（Pixelcore）与睿科微电子联合研发的全模拟智能视觉SoC，其论文《A 55nm Intelligent Vision SoC Achieving 346TOPS/W System Efficiency Via Fully Analog Sensing-to-Inference Pipeline》成功入选ISSCC 2026 Session 7图像传感器专题，实现边缘AI传感器融合推理的全链路国产化突破。这一成果标志着三方团队在新型存算架构、端到端智能视觉处理及超低功耗集成电路设计方向取得国际领先进展，进一步完善睿科微电子AI全场景推理技术布局，核心亮点是“终结模数转换”——从图像传感、特征提取到多层神经网络推理，信号全程保持模拟形态，彻底摒弃所有中间环节的A/D转换，从根源降低损耗，适配边缘端感知场景的低成本、低功耗需求。
该芯片核心设计源于国内自主研发，依托55nm国产成熟CMOS制程，搭配睿科微电子纯自主的ReRAM比特单元，集成128×128 PWM图像传感器、近传感器MAC单元、线性恢复模拟存储器（LR-AMEM）及双256×1024 1T1R多层单元（MLC）ReRAM存算宏（1.5Mbit，3b/单元）。其中，犀灵视觉贡献业界领先的“像素级运算技术（In-Pixel Computation）”，超越传统冯诺依曼架构，高效结合像素与运算技术，带来高速度、低功耗优势；其创新逻辑为：PWM图像传感器直接将光电流转换为脉宽信号，输入ReRAM存算阵列完成电荷域MAC运算，再通过LR-AMEM的内置电压-时间转换器（VTC）补偿模拟计算的非线性偏差，无需校准电路即可实现高精度推理，全程规避国外技术依赖，真正实现端到端“感存算一体”，延续成熟制程结合架构创新的技术路径。
实测数据优异：芯片实现11pJ/(pixel·frame)的感知能效，峰值MAC能效高达8791 TOPS/W，系统级能效达345.54 TOPS/W（接近346 TOPS/W的行业标杆水平）；在CIFAR-10图像分类、CIFAR-100分类、PASCAL VOC 2007目标检测等典型边缘推理任务中，分别实现91.12%、77.22%的准确率和20.5%的mAP@0.5，推理延迟低至0.12ms（分类）与0.195ms（检测）。相较于过往同类先进方案，能效比实现75.6倍至966倍的跨越式提升，成本降低40%以上，可广泛应用于智能穿戴、微型机器人、自动驾驶感知等对功耗和成本敏感的国产化边缘设备，与LLM推理突破形成互补，完善AI全场景推理解决方案，进一步印证成熟制程ReRAM的技术竞争力。
核心启示：自主创新，探索后摩尔时代AI芯片新路径
睿科微电子此次在ISSCC 2026的双重突破，不仅是单一技术的胜利，更为中国半导体产业提供重要启示。合肥睿科微电子成立于2018年，总部位于安徽合肥（中国集成电路产业重要集聚区），是专注于新一代非易失性存储器芯片、接口技术及面向人工智能的先进存储解决方案的国家高新技术企业，已在全球布局超300项存储器技术专利，覆盖主要半导体市场和制造地区。在后摩尔时代，制程微缩红利逐渐放缓，以ReRAM（RRAM）存算一体为核心的架构创新与3D堆叠等先进封装技术的结合，正成为释放AI算力的关键引擎。睿科微电子通过自主技术的架构与集成创新，以成熟制程成功挑战先进制程的性能表现，走出差异化AI技术发展路径，为行业提供可借鉴的实践范本。
从产业价值看，纯国产ReRAM+55nm成熟制程的组合，既打破国外在新型存储器与AI推理硬件领域的技术垄断，又规避先进制程的高研发成本、高设备投入门槛，契合我国半导体产业“自主可控、降本增效”的发展趋势，为AI推理的国产化、规模化落地提供可行路径。从应用前景看，该技术可广泛覆盖边缘AI、LLM轻量化部署、智能终端等多个场景，推动我国AI产业向自主可控、高质量发展迈进，进一步巩固睿科微电子在ReRAM及AI推理领域的技术优势。
在ISSCC 2026舞台上，睿科微电子联合国内团队携ReRAM技术成果亮相，两项成果均入选这一顶级学术会议，既印证ReRAM存算一体技术的国际认可度，也集中体现睿科微电子在AI推理硬件领域的自主创新能力。这一实践表明：睿科微电子依托自主创新，深耕ReRAM存算一体等核心领域，以成熟制程成功挑战先进制程，在AI推理赛道实现重要突破，为AI芯片的低成本、高性能发展提供可行方案。未来，期待睿科微电子、犀灵视觉等更多国产企业持续深耕核心技术，推动新型智能芯片从实验室走向广泛产业落地，助力我国半导体与AI产业实现全方位自主可控！
本文来自微信公众号“半导体行业观察”（ID：icbank），作者：李寿鹏，36氪经授权发布。
本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。
免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com