在后摩尔定律时代，提高集成芯片系统化能力的有效途径有哪些？

电子爱好者网报道(文章 / 目前，吴子鹏的终端市场需求呈现出多元化、智能化的发展方向，芯片制造已经进入后摩尔定律时代，这使得先进的工艺流程仍然是提高芯片性能的重要手段，但效果不如以前，先进的包装已经得到了业界的广泛关注。

日前，第八届中国系统级封装大会由博闻创意展承办。 SiP Conference China2024 · 苏州站成功举办，大会演讲重点围绕苏州站展开。 " AI/ “存储”的大算率应用 / 三大主题：高速互连应用“新工艺与材料”。在后摩尔定律时代，通过嘉宾的分享可以明显感觉到，AI 在芯片发展中，大算率应用具有积极的推动作用，为打造更强的高性能计算芯片，工业界从 EDA、从制造、封装、存储等多个角度入手，全面推动集成芯片的系统化发展。接下来，我们来分享一些来自这里的内容。 SiP Conference China2024 · 解决苏州站问题，帮助大家抓住技术发展的前沿。

打破“四力”系统级创新挑战

中国半导体行业协会副秘书长兼封装测试分会秘书长徐冬梅在会议致辞阶段表示，随着信息技术的快速发展，半导体行业迎来了前所未有的变化，特别是在后摩尔定律时代，异构集成和先进封装技术已成为行业发展的重要动力。这类创新技术不仅能满足高性能计算、人工智能（AI）、自动化驾驶等新兴领域对芯片特性的极致追求，使整个芯片产业链的市场空间更加广阔。

谈到工业变革，核心和半导体副总裁仓巍谈到了目前的问题 AI 半导体产业的快速发展带来了一些具体的挑战，主要是“四力”-算率、存力、运力和电力。现在可以简单理解为， GPU 计算芯片的计算率发展跟不上计算芯片的发展。 AI 对计算能力的需求，但内存带宽，I/O 传输能力、总线传输能力也受到计算能力的限制。另外，高性能计算芯片和大规模数据中心 / 智能计算中心消耗了大量的电能，对供电系统提出了很高的要求。

对仓巍所说的“四力”，由于它常被称为“四道墙”，所以工业界定显然非常感人。为突破“四道墙”的限制，行业进行了相当多的创新，英伟达公司的典型创新成果是 Blackwell GB200 GPU，拥有 2080 亿次晶体管，可提供多达 petaflops20pet 的 FP4 算率。GB200在推进方面。 把两个 B200 和一个 Grace CPU 进行匹配，然后通过 NVLink 连接在一起。和 H100 相比，GB200 的性能是其 7 倍，训练速度就是它 4 倍，而且能耗更低。

仓巍觉得，英伟达 Blackwell GB200 GPU 它代表了芯片公司向系统发展的大趋势，也证明了集成芯片系统级创新是半导体产业克服“四力”挑战的主要途径。高频高速互联技术，实现集成芯片系统级创新，Chiplet 异构集成及配套设施 EDA 先进的工具封装技术将成为后续芯片产业发展的主要技术趋势。在这个过程中，核心和半导体可以提供端到端的多物理场模拟。 EDA，赋能 AI 设计硬件系统。

先进封装技术探索

依据市场调研机构 TrendForce 预测数据，预测 2025 年英伟达 Blackwell GB200 GPU 出货量将超过 100 万颗，占英伟达高档 GPU 40%的芯片业务。Blackwell GB200 GPU 成功也表明，基于台积电 CoWoS-S、CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装技术（SiP），这是提高高性能计算芯片性能的有效途径。

台积电 CoWoS-S、CoWoS-L 和 CoWoS-R 它代表了三种不同的技术类型，分别是硅中介层（Silicon Interposer）、再一次走线层中介层（RDL Interposer）与局部硅相结合 RDL 中介层（Local Silicon Interconnect and RDL Interposer）。其中，硅中介层的优势在于其精密的制造工艺和优异的电气性能，但价格昂贵；第三层中介层主要用于降低成本，满足不同类型设备的连接需求；结合局部硅连接和 RDL 另一方面，中介层利用上述两者的优点，实现更加有效的封装和连接。

苏进成，一家杰杰科技有限公司的执行长兼总经理，指出，自 CoWoS 自问世以来，传统的多芯片模块模块通过在紧凑的平面上并列集成多个芯片。（MCM）为了能够安排更多的芯片，容纳更多的晶体管，从而提高系统性能，中介层面积需要不断扩大，而不是提供更高的集成度。台积电采用掩模光刻拼接技术， CoWoS-S 现在硅中介层面积扩大到相当于三个完整的掩模尺寸，最多可以实现。 3 个 SOC/ 芯片和 8 个 HBM 共封。

苏进成认为，正在创造高性能。 AI 在计算芯片方面，HBM 其重要性也不容忽视，是突破“存储墙”的有效手段。HBM 为 High Bandwidth Memory 缩写，即高带宽内存，可以提供高速、高带宽内存浏览。同时，HBM 选择微凸块和 TSV 技术、存储和计算芯片数据传输路径短，单引脚 I/O 低速，使 HBM 具有较好的内存能效特性。

通过先进的封装，当然可以实现。 SiP 封装，技术路线不限于台积电 CoWoS，比如台积电关注的 FOPLP(扇形面板级封装)技术的未来潜力也很大。FOPLP 晶圆级封装，带有扇形（FOWLP）不同之处在于，FOPLP 用较大的面板代替晶圆，使用的材料、设备、产品的线距等方面存在差异。一般而言，FOPLP 更多的单个封装体可以在同一工艺环节生产，更多的芯片可以放置在同一面积的基板上，因此， FOPLP 材料利用率更高，成本更低。

目前，FOPLP 主要用于 I/O 低密度和粗线宽 / 低端或中端应用线距，FOWLP 主要用于 I/O 高密度和细线宽度 / 高端应用线距。然而，奕成科技 VP & CTO 方志感觉，现在做低端的工作。 FOPLP 就是一片红海，做高档的。 FOPLP 它具有巨大的市场潜力，就是打造 AI 可选的计算方案路径之一。尤其在台积电进入后，高档档次， FOPLP 大有作为。

当然，方志强调，FOPLP 高档应用中合 FOWLP 竞争的重点在于技术能力和技术能力。 FOWLP 同样，这样才有竞争力。

然而，目前正在发展高档 FOPLP 还有很多挑战，包括芯片位移、翘曲、细线和细间隔。在翘曲方面，由于大面板的热膨胀系数（CTE）不同之处在于，翘曲问题会导致工艺良率下降，高档 AI 策略器件都很贵，良率低是用户无法接受的。

对于未来的发展，方志向认为板级封装比晶圆级封装更有前景，呼吁更多的运营商参与。根据怡城科技官网新闻，2023年 年 12 本月，奕成科技高档板级系统级封装工程顺利实现首款产品量产交付，进入产能攀升的关键阶段。

结语

不难看出，面对终端领域的高性能、多样化、智能化需求，系统级创新已经成为关键途径。目前，晶圆封装牢牢控制了市场，因为它在高端市场的技术领先优势。 Blackwell GB200 GPU 成功也说明了这一点。但是，采用什么样的先进封装技术来实现呢？ SiP 包装，技术路线不固定，FOPLP 后续潜力巨大。当然要建立一个更好的系统，EDA 还应跟上工具、存储、高带宽技术和材料技术，SiP Conference China2024 · 在这些方面，苏州站也有很多嘉宾谈到了创新。

阅读更多热门文章

加关注 星标我们

把我们设为星标，不要错过每一次更新！

喜欢就奖励一个“在看”！

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com