近期热门的CoWoP与CoWoS、CoPoS有何差异？

电子发烧友网报告（文 / 梁浩斌）CoWoP（Chip on Wafer on PCB）封装近期在业界突然热度大增，原因是此前英伟达泄露的一份PPT显示，英伟达会对GB100芯片进行CoWoP封装验证，并计划与台积电的CoWoS同步双线推进，未来在GR150芯片项目中同时采用这两种封装方案。

不过，郭明錤近日发文指出，CoWoP导入SLP（Substrate - Level PCB基板级PCB）面临的挑战远超2017年苹果量产应用SLP的情况，2028年实现量产是较为乐观的预期。而台积电的另一个封装技术CoPoS，旨在解决CoWoS难以大规模量产的问题，预计也在2028年后量产，相比之下，CoWoP要在2028年量产的目标不太现实。

CoWoP、CoWoS、CoPoS这些名词可能让人有些混淆，那么这几种封装技术各有什么特点和优势？为何各家都在推进新型封装呢？

首先来了解CoWoS。CoWoS即芯片 - 晶圆 - 基板封装，由台积电主导开发。其核心是借助一个“硅中介层”，把逻辑芯片（如CPU、GPU）和高带宽存储芯片（如HBM）封装在同一模块中，实现多芯片的高密度集成。

过去，HBM通常通过PCB上的布线与CPU/GPU通信，但由于PCB布线的物理限制，两者间的传输带宽遇到了瓶颈。

通过将GPU/CPU和HBM堆叠放置在硅中介层上进行封装，硅中介层作为核心的互联枢纽，利用TSV（硅通孔）和精细布线实现芯片间的高速信号传输，带宽远超传统的引线键合，极大提升了芯片间的通信带宽。

然而，CoWoS也存在致命问题，首要的是成本高昂。硅中介层是CoWoS封装的核心，通过硅晶圆 + 光刻等步骤制造，若要集成更多的HBM，就需要更大面积的硅中介层。大家都知道，晶圆上单个裸片面积越大价格越贵，而且封装过程涉及多次光刻和键合等工序，进一步降低了良率，拉高了成本。

所以，CoWoS长期面临成本高且难以大规模量产的问题。

CoPoS（芯片 - 面板 - 基板封装）同样来自台积电，实际上，这是台积电为解决CoWoS量产瓶颈而推出的封装技术。大摩在近期研报中称，台积电已启动建设310 mm² Panel - Level chiplet先进封装试产线（即CoPoS先进封装体系）。

与CoWoS相比，CoPoS主要是将硅中介层换成有机中介层，基板采用玻璃基板。虽然互联密度不如CoWoS的硅中介层，但面板面积大、可利用率高，能有效解决产能问题，成本也更低，适合大规模量产。

英伟达的CoWoP可以理解为，相较于CoWoS直接去除了基板，将中介层装配到PCB上，大幅简化了结构，同时信号路径最短，热设计灵活性更好，理论上成本最低。但明显的问题是，这项技术对PCB厂商的生产精度要求极高，对于当前的PCB产业而言，需要产业链上下游整体革新才能实现量产，这对供应链是个较大考验。

同时，PCB的线宽也有限制，实际互连带宽效果仍有待验证。总体来看，CoWoP仍处于技术探索阶段，但近年来，PCB与芯片的集成确实有了越来越多的探索，比如埋容技术，将电容嵌入PCB内部，节省空间、降低厚度，提高信号完整性。

更多热点文章阅读

点击关注 星标我们

将我们设为星标，不错过每一次更新！

喜欢就奖励一个“在看”吧！

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com