DRAM，迈向3D

� � 假如你想经常见面，欢迎标星。� � 收藏哦 ~

1966 年的秋天，IBM 研究中心的 Robert H. Dennard 动态随机存取存储器的创造（DRAM），几十年后，这一伟大成就为半导体产业创造了一个影响巨大、市场规模超过千亿美元的产业王国。

又是在这几十年里，摩尔定律一直是业界倡导的黄金法则，也是半导体性能和成本的驱动因素。

早前的 DRAM 可以满足行业的需要，但是随着摩尔定律的放缓，DRAM 技术技术也逐渐进入瓶颈期。

从技术角度来看，随着晶体管尺寸越来越小，芯片上的集成晶体管越来越多，这意味着一个芯片可以实现更高的内存空间。目前 DRAM 芯片技术已突破 10nm 等级。

尽管 10nm 还不是 DRAM 最后的极限，但是多年来， DRAM 随着工艺节点的缩小，工艺完整性、成本、电容器漏电和干扰、传感裕度等方面的挑战越来越明显。在更小的空间内实现稳定的电荷存储和读写操作变得越来越困难。

据 Tech Insights 通过提高电容器的面积来降低位置密度(即进一步降低单位存储面积)，分析方法将变得不可行。

从上图可以看出，半导体行业预计可以达到单位存储单位面积的约。 10.4E-4 µ m2 前面(也就是大概 2025 年）保持 2D DRAM 结构。未来，空间不足将成为一个问题，这将提高垂直结构，即 3D DRAM 的需要。

另一方面，随着信息量的爆炸性增长，特别是云计算、人工智能、大数据分析等领域对高速、大空间、低延迟内存的需求不断上升，市场对密度更高、功耗更低、带宽更大的市场 DRAM 商品有很强的需求。

由于市场需求和技术创新，3D DRAM 成为业内急切想要突破的行业 DRAM 技术极限较高的新路径。

3D DRAM，迎来新进展

内存单元数组和内存逻辑电路与传统内存单元数组分开。 2D DRAM 与3D相比，存储 DRAM 它是一种存储单元（Cell）将新的存储方式堆放到逻辑单元上方，这样就可以在公司的晶圆面积上实现更高的容量。

选用 3D DRAM 结构可以扩大晶体管间的间隙，减少漏电流和干扰。3D DRAM 技术打破了传统的内存技术范式。这是一种新颖的存储方式，将存储单元堆放在逻辑单元上，然后在单元芯片面积内实现更高的容量。

3D DRAM 优点不仅在于容量大，而且在于数据访问速度快。传统的 DRAM 数据的读写需要经过复杂的操作过程， 3D DRAM 通过垂直堆叠的存储单元可以直接读取和写入数据，大大提高了访问速度。另外，3D DRAM 它还具有低功耗、高可靠性等特点，因此在各种应用场景中具有明显的优势。

十多年来，业界一直致力于这一方向，特别是受到了影响。 3D NAND 促进商业和功能的成功。

到目前为止，还有很多 3D DRAM 这个概念已经提出并申请了专利，有些主要是 DRAM 制造商正在进行晶圆级检测。

3D DRAM 2009年技术专利家族趋势 年 - 2023 年度预测趋势图

能看到，自 2019 到目前为止，美国申请的专利数量急剧增加，这可能意味着 3D DRAM 正迎来新的进步。

行业主要制造商正逐步增加对行业的增加。 3D DRAM 技术开发投入，并通过专利保护为未来的市场竞争和技术主动权做准备。这一策略反映了 3D DRAM 具有巨大商业价值的技术战略重要性和隐性。

行业制造商，竞争 3D DRAM

三星电子雄心勃勃，加速 3D DRAM 商业化

自 2019 到目前为止，三星电子已经进行了。 3D DRAM 研究，并于同年 10 每个月都宣布行业第一 12 层 3D-TSV 技术。

2021 年，三星在其中 DS 下一代工艺开发研究团队已在部门内成立，专注。 3D DRAM 领域研究。

2022 2008年，三星将通过逻辑堆叠芯片。 SAINT-D 处理 DRAM 堆叠问题，这个设计的目的是将 8 个 HBM3 在一个巨大的中介芯片上集成芯片。

2023 年 5 月份，三星电子在其半导体研究中心组建了一支大规模生产的开发团队。 4F2 构造 DRAM。因为 DRAM 单位尺寸已经达到极限，三星想要 4F2 应用于 10nm 等级工艺或者更先进的工艺 DRAM。根据报道，如果是三星 4F2 DRAM 储存单元结构研究成功，与目前相比，裸片面积不影响工艺， 6F2 DRAM 储存单元减少约 30%。

同年 10 月亮，三星电子宣布计划在下一代。 10nm 或更低的 DRAM 中引入新的 3D 结构，旨在克服 3D 缩小芯片面积的限制，提高垂直结构的性能，增加一个芯片容量 100G 以上。

今年早些时候，三星电子仍然在美国硅谷建立了新的产品。 R&D 研究实验室，致力于下一代 3D DRAM 芯片开发。

可以看出，三星电子焦点 3D DRAM 市场，一直在开发新技术。

最近举行的 Memcon 2024 事实上，三星电子再一次宣布其关于三星电子。 3D DRAM R&D雄心勃勃的计划，并明确表示将在 2030 这项技术在几年前实现商业化。

图源 Semiconductor Engineering

三星电子副总裁李时宇在会上阐述了这一点。 4F2 Square VCT DRAM 及 3D DRAM 三星在紧凑型高密度内存领域的领先地位得到了研究和发展。

4F2 Square VCT DRAM 是一种基于 VCT(垂直沟道晶体管)技术紧凑 DRAM 设计。如上所述，4F2 Square VCT DRAM 将采用垂直堆叠技术， DRAM 与现有的单元尺寸相比 6F2 Square DRAM 减少约 30%，在大幅减少模块面积的同时提高能效。

但是，实现这项技术并不容易。三星指出，4F2 Square VCT DRAM 研究开发需要极高的生产精度和优质的生产材料，同时也要解决氧化沟道材料和铁电体等新材料的应用问题。

相较于在 DRAM 上向模块结构 z 方向发展的 VCT DRAM，三星电子仍然专注于此 VS-CAT（Vertical Stacked-Cell Array Transistor，垂直堆叠模块阵型晶体管)DRAM 其实这个技术也差不多 3D NAND 同样堆叠多层 DRAM。

除了通过堆叠来增加容量外，VS-CAT DRAM 也可以减少电流的影响。三星电子估计，由于传统的单晶圆设计会带来严重的面积开支，将存储单元与外围逻辑单元分开的双晶圆结构。

存储单元晶圆和逻辑单元晶圆分别生产后，需对晶圆进行晶圆(W2)W）只有混合键合，才能得到 VS-CAT DRAM 成品。

据报道，目前三星电子已经在内部完成。 16 层堆叠的 VS-CAT DRAM。

三星电子也将在会议上讨论。 BSPDN 用于背面供电技术 3D DRAM 内存概率，认为这项技术有利于将来单个内存 bank 精细电源调节。

尽管东京电子预测 VCT DRAM 商业化需要到来 2027 年份可以达到，但是三星内部对 3D DRAM 商业化充满信心，计划在 2025 年内部发布 4F2 Square 工艺，不断推进 3D DRAM 研究与开发，预计在 2030 2000年前推出市场。

SK 海力士：聚焦 3D DRAM 新一代沟道材料

SK 海力士也在积极研究和开发 3D DRAM。

SK 海力士说，3D DRAM 能够解决带宽和延迟的挑战，并且已经在 2021 每年开始研究。

据韩媒 Business Korea 去年的报道，SK 海力士提出了将军 IGZO 作为 3D DRAM 新一代沟道材料。

IGZO 它是一种金属氧化物材料，主要分为非晶体材料，主要分为非晶体材料。 IGZO 和晶化 IGZO。其中，晶化 IGZO 在半导体工艺过程中，它是一种物理、化学稳定的材料，可以保持均匀的结构，SK 海力士正在探索这些材料，其最大优点是待机功耗低，适用于需要长时间续航的特点。 DRAM 晶体管，改进 DRAM 刷新特性。

据透露，SK 今年海力士将披露。 3D DRAM 到时公司将明确电气特性的相关细节 3D DRAM 发展趋势。

美光：专利数量遥遥领先

3D DRAM 该领域的技术竞争正在加剧。

据 TechInsights 称，美光在 2019 年就开始了 3D DRAM 研究工作。截至 2022 年 8 月亮，美光已经得到了 30 多项 3D DRAM 专利。相比之下，美光的专利数量是三星和 SK 两个韩国芯片制造商海力士的两倍和三倍。

在 2022 年 9 当月接受采访时，美光公司决定正在探索。 3D DARM 的方案。

美光说，3D DRAM 正被讨论为继续拓展作为继续拓展 DRAM 下一步。为实现 3D DRAM，从制造设备的研发，到先进的研发，整个市场都在积极研究。 ALD、选择性气相沉积，选择性蚀刻，然后探讨结构。

美光的 3D DRAM 计划，网上没有看到太多介绍。但是根据 Yole 强调，美光提交了不同于三星电子的东西。 3D DRAM 专利权申请。美光的方法是不放置 Cell 改变晶体管和电容器的形状。

除此之外，Applied Materials 和 Lam Research 世界范围内的半导体设备制造商也逐步开发和发展 3D DRAM 相关解决方案。

NEO：推出 3D X-DRAM 技术

除储存三大巨头外，还有行业相关企业也在进行。 3D DRAM 的研发。

例如，美国存储技术公司 NEO Semiconductor 推出了一个名字 3D X-DRAM 技术，旨在克服 DRAM 容量限制。

3D X-DRAM 模块阵型结构与模块阵型相似。 3D NAND Flash，使用了 FBC(无电容浮模)技术，通过增加层掩模，可实现高良率、低成本、密度显著提高，形成垂直结构。

据 NEO 介绍，3D X-DRAM 技术可以跨 230 层实现 128Gb 目前的密度是密度 DRAM 密度的 8 倍。NEO 提出了每 10 年容量增加 8 双重目标，计划在 2030~2035 年实现 1Tb 与现在相比，容量 DRAM 的容量增加 64 倍，能满足 ChatGPT 等 AI 应用于高性能、大容量存储半导体的增长需求。

东京工业大学：BBCube 3D DRAM 堆栈技术

日本东京工业大学研究小组提出了一个名字。 BBCube 的 3D DRAM 堆叠设计技术，这种技术可以使控制部件和 DRAM 更好地融合在一起。

该团队采用了创新的堆叠结构，其中Cpu管芯位于多层。 DRAM 上面，所有部件都通过硅通孔。（TSV）互连，BBCube 3D 最为显著的方面是完成控制部件和 DRAM 三维而非二维连接，有助于实现低寄生电容和低电阻，从各个方面提高该装置的电气性能。

据悉，将 BBCube 3D DRAM 目前有两种先进的内存技术。—— DDR5 和 HBM2E 对比一下，实验结论是 BBCube 3D 可实现带宽为 1.6TB/s，比 DDR5 高 30 倍，比 HBM2E 高 4 倍，在比特位浏览能耗方面，BBCube 则分别是 HBM2E 的 1/20，DDR5 的 1/5。

BBCube 3D 设计中没有中间层，控制部件，CPU 或 GPU 就是直接绑定到缓存芯片上，而缓存芯片本身就被绑定到 DRAM 堆栈的顶部。根据研究小组的说法，长度较短的 TSV 互连可为 CPU 和 GPU 等待高温设备提供更好的散热方法，所以即使在 3D 在结构上，温度也比较低。

另外，他们还实施了一项涉及四相屏蔽输入的项目。 / 导出 ( IO ) 创新战略，让 BBCube 3D 具有较强的抗噪声能力。同时调整了邻近 IO 线条的时序，使它们始终相互不同，也就永远不会同时改变值，降低串扰噪音，使设备运转更加稳定。

IGZO —— 3D DRAM 合适的候选人

此外，国内许多科研机构甚至企业都在投资。 3D DRAM 在研究开发中。例如，中国科学院微电子研究所曾发文称，针对平面结构 IGZO-DRAM 微电子研究所微电子重点实验室刘明院士团队在垂直环形通道结构中（CAA）IGZO FET 在此基础上，对第二层设备堆叠前固层介质层工艺的影响进行了探讨，验证了 CAA IGZO FET 在 2T0C DARM 可靠性在应用中。

实际上，在无电容式 IGZO 技术方面，早在 2004 年，IGZO 东京工业大学的细野教授发现了氧化物，并在《自然》杂志上发表。 2020 IEDM 上，IMEC 展示无电容器 3D DRAM，随后取得了一系列进展。

业内觉得，HBM 它的出现已经打开 DRAM 3D 开发路面，无电容 IGZO-DRAM 同时也实现了高密度 3D DRAM 合适的候选人。但是许多技术仍然在探索中，最终能否使用？ DRAM 实现 3D 堆积，开始新的技术方向，还不得而知。

总体而言，3D DRAM 技术前景广阔，各大存储厂商都非常重视。 3D DRAM 为了满足高容量、高性能、小存储单元尺寸和低功耗存储设备的需求，R&D将被视为未来内存市场的重要发展方向。

3D DRAM 挑战尚存

虽然 3D DRAM 技术具有许多优势，并取得了显著进展，但目前仍然面临着一些技术瓶颈和挑战。

排热及温度管理：随着 3D DRAM 随着储存层数的增加，产生的热量也随之增加。过高的温度可能会导致性能下降，使用寿命缩短。高效排热和管理温度是一个关键挑战。

数据传输与互连：在多层 3D DRAM 在结构中，数据需要在不同层之间高速传输。信号传输的延迟和干扰可能会影响性能。解决这个问题需要更先进的互联技术和高频信号处理。

制造复杂性和成本：制造 3D DRAM 内存涉及到包括垂直连接和多层堆叠在内的复杂制造工艺，增加了制造成本和技术复杂性。

容错性和稳定性：在多层 3D DRAM 在这种情况下，单个存储单元的故障可能会影响整个堆叠。为了保证数据的可靠性，需要注意容错性和稳定性。

封装技术：怎样有效地包装 3D DRAM 为了满足市场需求，存储器是一个挑战。除提供物理保护外，封装还必须提供电气连接和散热支持。

能看到，从 2D DRAM 向 3D DRAM 从性能到排热再到封装等，在转型过程中将面临无数的技术挑战。

同时，这些复杂而精确的工艺步骤需要相应的设备支持和技术创新，为半导体设备供应商提供了技术服务和设备升级的市场空间。

Lam Research 最近发表了一篇关于的文章 DRAM 对商品如何发展的意见指出，将来可能属于 3D DRAM，将会引入堆叠结构，但大概还是要引入的。 5 到 8 每年都可以制造出可制造的时间。 3D DRAM 设备。

当前的 DRAM 本质上，电路原理需要三个部件：位线(注入电流导电结构)；接收位线电流导出并充当栅极晶体管，控制电流是否流入电路；一个电容器，流经位线和晶体管的电流最终在位(0) 或 1)存储方式。

Lam Research 采用一些ic设计“技巧”来实现工作架构。Lam Research 最后的 DRAM 单元设计允许同一位线供电更多的晶体管，从而提高存储密度。同时，“扁平化”的设计更适合它。 3D 缩放。

为最大限度地提高面积密度，Lam Research 同时也采用了一些最先进的晶体管制造技术。其中包括 GAA forksheet 英特尔似乎正在探索下一代门控技术。Lam Research 提出了重新设计 DRAM 结构可以堆叠，新的 DRAM 层层叠加的单元设计，其流程与 NAND 类似。

但是当前 NAND 已经突破了规模 232 层价位，Lam Research 估计第一代 3D DRAM 最多只能使用设计 28 个堆叠层。

虽然 3D DRAM 储存系统面临着一些挑战，但是它仍然有很大的潜力。3D DRAM 这项技术有望得到推动 DRAM 重要的微缩因素。

根据业内人士的预测，从目前的研究进展来看，3D DRAM 将在 2025 大约2000年左右开始出现，而实际量产在 2030 一年之后就成了可能。

写在最后

在 AI、在数据中心、自动驾驶、云计算等多个应用市场不断发展的前提下，3D DRAM 增长空间广阔。

不久之后，3D DRAM 为了满足日益增长的存储需求和性能要求，技术将继续发展和创新。堆叠层数的增加、存储密度的提高、数据传输速度的提高、功耗的降低以及更多功能的集成将是其发展的主要方向，这将为各个领域带来更高效、更高性能的存储解决方案。

目前 3D DRAM 目前市场格局还不清楚。总的来说， DRAM 就芯片而言，3D DRAM 这将是一个新的起点，也是一个新的机会，存储商可以占领下一个战略高地。

参考链接

PE Link，https://mp.weixin.qq.com/sTr88Ji8Ua8sCccgUzkXfQBg

存储随笔，https://mp.weixin.qq.com/s/n1sS7yMnizFnZXFBKMHJmQ

泛林集团，https://mp.weixin.qq.com/sKYdqxZu9PQIStiOP00VCSGg

全球性半导体观察，https://mp.weixin.qq.com/s/vpyGGTXhKYjHyJCf_lapTw

点这里� � 更加关注，锁定更多原创内容

本文仅代表作者观点，版权归原创者所有，如需转载请在文中注明来源及作者名字。

免责声明：本文系转载编辑文章，仅作分享之用。如分享内容、图片侵犯到您的版权或非授权发布，请及时与我们联系进行审核处理或删除，您可以发送材料至邮箱：service@tojoy.com